git.sesse.net Git - casparcg/blob - common/hardware/cpuid.h

   1 /*\r
   2 * copyright (c) 2010 Sveriges Television AB <info@casparcg.com>\r
   3 *\r
   4 *  This file is part of CasparCG.\r
   5 *\r
   6 *    CasparCG is free software: you can redistribute it and/or modify\r
   7 *    it under the terms of the GNU General Public License as published by\r
   8 *    the Free Software Foundation, either version 3 of the License, or\r
   9 *    (at your option) any later version.\r
  10 *\r
  11 *    CasparCG is distributed in the hope that it will be useful,\r
  12 *    but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13 *    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14 *    GNU General Public License for more details.\r
  15 \r
  16 *    You should have received a copy of the GNU General Public License\r
  17 *    along with CasparCG.  If not, see <http://www.gnu.org/licenses/>.\r
  18 *\r
  19 */\r
  20 \r
  21 #pragma once\r
  22 \r
  23 namespace caspar { namespace common {\r
  24 \r
  25 enum SIMD\r
  26 {\r
  27         AUTO,\r
  28         REF,\r
  29         SSE,\r
  30         SSE2,\r
  31         SSE3,\r
  32         SSSE3,\r
  33         SSE4_1,\r
  34         SSE4_2,\r
  35         SSE5\r
  36 };\r
  37 \r
  38 struct cpuid\r
  39 {\r
  40         cpuid();\r
  41 \r
  42         bool FPU;               //Floating Point Unit\r
  43         bool VME;               //Virtual Mode Extension\r
  44         bool DE;                //Debugging Extension\r
  45         bool PSE;               //Page Size Extension\r
  46         bool TSC;               //Time Stamp Counter\r
  47         bool MSR;               //Model Specific Registers\r
  48         bool PAE;               //Physical Address Extesnion\r
  49         bool MCE;               //Machine Check Extension\r
  50         bool CX8;               //CMPXCHG8 Instruction\r
  51         bool APIC;              //On-chip APIC Hardware\r
  52         bool SEP;               //SYSENTER SYSEXIT\r
  53         bool MTRR;              //Machine Type Range Registers\r
  54         bool PGE;               //Global Paging Extension\r
  55         bool MCA;               //Machine Check Architecture\r
  56         bool CMOV;              //Conditional Move Instrction\r
  57         bool PAT;               //Page Attribute Table\r
  58         bool PSE_36;    //36-bit Page Size Extension\r
  59         bool PSN;               //96-bit Processor Serial Number\r
  60         bool CLFSH;             //CLFLUSH Instruction\r
  61         bool DS;                //Debug Trace Store\r
  62         bool ACPI;              //ACPI Support\r
  63         bool MMX;               //MMX Technology\r
  64         bool FXSR;              //FXSAVE FXRSTOR (Fast save and restore)\r
  65         bool SSE;               //Streaming SIMD Extensions\r
  66         bool SSE2;              //Streaming SIMD Extensions 2\r
  67         bool SSE3;\r
  68         bool SSSE3; \r
  69         bool SSE4_1;\r
  70         bool SSE4_2;\r
  71         bool SSE5;\r
  72         bool SS;                //Self-Snoop\r
  73         bool HTT;               //Hyper-Threading Technology\r
  74         bool TM;                //Thermal Monitor Supported\r
  75         bool IA_64;             //IA-64 capable \r
  76 \r
  77         int Family;\r
  78         int Model;\r
  79         int ModelEx;\r
  80         int Stepping;\r
  81         int FamilyEx;\r
  82         int Brand; \r
  83         int Type;\r
  84 \r
  85         SIMD SIMD;\r
  86 \r
  87         //int CacheLineSize;\r
  88         //int LogicalProcessorCount;\r
  89         //int LocalAPICID;\r
  90 \r
  91 };\r
  92 \r
  93 }\r
  94 }