git.sesse.net Git - ffmpeg/blob - libavutil/x86/cpu.c

   1 /*
   2  * CPU detection code, extracted from mmx.h
   3  * (c)1997-99 by H. Dietz and R. Fisher
   4  * Converted to C and improved by Fabrice Bellard.
   5  *
   6  * This file is part of Libav.
   7  *
   8  * Libav is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU Lesser General Public
  10  * License as published by the Free Software Foundation; either
  11  * version 2.1 of the License, or (at your option) any later version.
  12  *
  13  * Libav is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * Lesser General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU Lesser General Public
  19  * License along with Libav; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
  21  */
  22
  23 #include <stdlib.h>
  24 #include <string.h>
  25 #include "libavutil/x86_cpu.h"
  26 #include "libavutil/cpu.h"
  27
  28 /* ebx saving is necessary for PIC. gcc seems unable to see it alone */
  29 #define cpuid(index, eax, ebx, ecx, edx)                        \
  30     __asm__ volatile (                                          \
  31         "mov    %%"REG_b", %%"REG_S" \n\t"                      \
  32         "cpuid                       \n\t"                      \
  33         "xchg   %%"REG_b", %%"REG_S                             \
  34         : "=a" (eax), "=S" (ebx), "=c" (ecx), "=d" (edx)        \
  35         : "0" (index))
  36
  37 #define xgetbv(index, eax, edx)                                 \
  38     __asm__ (".byte 0x0f, 0x01, 0xd0" : "=a"(eax), "=d"(edx) : "c" (index))
  39
  40 #define get_eflags(x)                           \
  41     __asm__ volatile ("pushfl     \n"           \
  42                       "pop    %0  \n"           \
  43                       : "=r"(x))
  44
  45 #define set_eflags(x)                           \
  46     __asm__ volatile ("push    %0 \n"           \
  47                       "popfl      \n"           \
  48                       :: "r"(x))
  49
  50 /* Function to test if multimedia instructions are supported...  */
  51 int ff_get_cpu_flags_x86(void)
  52 {
  53     int rval = 0;
  54     int eax, ebx, ecx, edx;
  55     int max_std_level, max_ext_level, std_caps = 0, ext_caps = 0;
  56     int family = 0, model = 0;
  57     union { int i[3]; char c[12]; } vendor;
  58
  59 #if ARCH_X86_32
  60     x86_reg a, c;
  61
  62     /* Check if CPUID is supported by attempting to toggle the ID bit in
  63      * the EFLAGS register. */
  64     get_eflags(a);
  65     set_eflags(a ^ 0x200000);
  66     get_eflags(c);
  67
  68     if (a == c)
  69         return 0; /* CPUID not supported */
  70 #endif
  71
  72     cpuid(0, max_std_level, ebx, ecx, edx);
  73     vendor.i[0] = ebx;
  74     vendor.i[1] = edx;
  75     vendor.i[2] = ecx;
  76
  77     if (max_std_level >= 1) {
  78         cpuid(1, eax, ebx, ecx, std_caps);
  79         family = ((eax >> 8) & 0xf) + ((eax >> 20) & 0xff);
  80         model  = ((eax >> 4) & 0xf) + ((eax >> 12) & 0xf0);
  81         if (std_caps & (1 << 15))
  82             rval |= AV_CPU_FLAG_CMOV;
  83         if (std_caps & (1 << 23))
  84             rval |= AV_CPU_FLAG_MMX;
  85         if (std_caps & (1 << 25))
  86             rval |= AV_CPU_FLAG_MMX2;
  87 #if HAVE_SSE
  88         if (std_caps & (1 << 25))
  89             rval |= AV_CPU_FLAG_SSE;
  90         if (std_caps & (1 << 26))
  91             rval |= AV_CPU_FLAG_SSE2;
  92         if (ecx & 1)
  93             rval |= AV_CPU_FLAG_SSE3;
  94         if (ecx & 0x00000200 )
  95             rval |= AV_CPU_FLAG_SSSE3;
  96         if (ecx & 0x00080000 )
  97             rval |= AV_CPU_FLAG_SSE4;
  98         if (ecx & 0x00100000 )
  99             rval |= AV_CPU_FLAG_SSE42;
 100 #if HAVE_AVX
 101         /* Check OXSAVE and AVX bits */
 102         if ((ecx & 0x18000000) == 0x18000000) {
 103             /* Check for OS support */
 104             xgetbv(0, eax, edx);
 105             if ((eax & 0x6) == 0x6)
 106                 rval |= AV_CPU_FLAG_AVX;
 107         }
 108 #endif
 109 #endif
 110     }
 111
 112     cpuid(0x80000000, max_ext_level, ebx, ecx, edx);
 113
 114     if (max_ext_level >= 0x80000001) {
 115         cpuid(0x80000001, eax, ebx, ecx, ext_caps);
 116         if (ext_caps & (1U << 31))
 117             rval |= AV_CPU_FLAG_3DNOW;
 118         if (ext_caps & (1 << 30))
 119             rval |= AV_CPU_FLAG_3DNOWEXT;
 120         if (ext_caps & (1 << 23))
 121             rval |= AV_CPU_FLAG_MMX;
 122         if (ext_caps & (1 << 22))
 123             rval |= AV_CPU_FLAG_MMX2;
 124
 125         /* Allow for selectively disabling SSE2 functions on AMD processors
 126            with SSE2 support but not SSE4a. This includes Athlon64, some
 127            Opteron, and some Sempron processors. MMX, SSE, or 3DNow! are faster
 128            than SSE2 often enough to utilize this special-case flag.
 129            AV_CPU_FLAG_SSE2 and AV_CPU_FLAG_SSE2SLOW are both set in this case
 130            so that SSE2 is used unless explicitly disabled by checking
 131            AV_CPU_FLAG_SSE2SLOW. */
 132         if (!strncmp(vendor.c, "AuthenticAMD", 12) &&
 133             rval & AV_CPU_FLAG_SSE2 && !(ecx & 0x00000040)) {
 134             rval |= AV_CPU_FLAG_SSE2SLOW;
 135         }
 136
 137         /* XOP and FMA4 use the AVX instruction coding scheme, so they can't be
 138          * used unless the OS has AVX support. */
 139         if (rval & AV_CPU_FLAG_AVX) {
 140             if (ecx & 0x00000800)
 141                 rval |= AV_CPU_FLAG_XOP;
 142             if (ecx & 0x00010000)
 143                 rval |= AV_CPU_FLAG_FMA4;
 144         }
 145     }
 146
 147     if (!strncmp(vendor.c, "GenuineIntel", 12)) {
 148         if (family == 6 && (model == 9 || model == 13 || model == 14)) {
 149             /* 6/9 (pentium-m "banias"), 6/13 (pentium-m "dothan"), and
 150              * 6/14 (core1 "yonah") theoretically support sse2, but it's
 151              * usually slower than mmx, so let's just pretend they don't.
 152              * AV_CPU_FLAG_SSE2 is disabled and AV_CPU_FLAG_SSE2SLOW is
 153              * enabled so that SSE2 is not used unless explicitly enabled
 154              * by checking AV_CPU_FLAG_SSE2SLOW. The same situation
 155              * applies for AV_CPU_FLAG_SSE3 and AV_CPU_FLAG_SSE3SLOW. */
 156             if (rval & AV_CPU_FLAG_SSE2)
 157                 rval ^= AV_CPU_FLAG_SSE2SLOW | AV_CPU_FLAG_SSE2;
 158             if (rval & AV_CPU_FLAG_SSE3)
 159                 rval ^= AV_CPU_FLAG_SSE3SLOW | AV_CPU_FLAG_SSE3;
 160         }
 161         /* The Atom processor has SSSE3 support, which is useful in many cases,
 162          * but sometimes the SSSE3 version is slower than the SSE2 equivalent
 163          * on the Atom, but is generally faster on other processors supporting
 164          * SSSE3. This flag allows for selectively disabling certain SSSE3
 165          * functions on the Atom. */
 166         if (family == 6 && model == 28)
 167             rval |= AV_CPU_FLAG_ATOM;
 168     }
 169
 170     return rval;
 171 }